用于抗单粒子翻转的FPGA BRAM可靠性设计方法

本发明提供了一种用于抗单粒子翻转的FPGA BRAM可靠性设计方法，包括：设置端口控制模块trans_a和端口控制模块trans_b，利用所述端口控制模块trans_a控制FPGA BRAM的两个数据读写端口中的一个，端口控制模块trans_b控制另一个；端口控制模块trans_a控制的数据读写端口用于数据读写，端口控制模块trans_b控制的数据读写端口作为刷新端口，用于监控数据读写端口的读写操作，并在数据读写端口不读写时自动刷新数据。本发明控制及实现较为简单，占用资源少，能够实现用户数据的高可靠性传输。并且可以减小单粒子翻转带来的固件运行异常风险，可以有效提高固存设备的抗辐照性和可靠性。