一种基于双支路图卷积的芯片表面缺陷检测方法

AITNT-国内领先的一站式人工智能新闻资讯网站
# 热门搜索 #
一种基于双支路图卷积的芯片表面缺陷检测方法
申请号:CN202510879520
申请日期:2025-06-27
公开号:CN120782730A
公开日期:2025-10-14
类型:发明专利
摘要
本发明公开了一种基于双支路图卷积的芯片表面缺陷检测方法,采用改进ResNet‑50网络的主干网络提取出表面缺陷特征;再采用FPN架构建立多尺度特征图;基于多尺度特征图建立动态可学习图结构;在特征提取与动态可学习图结构构建完成后,分别通过图卷积与图注意力双支路进行特征处理,其中,图卷积支路获得芯片表面缺陷图像的全局拓扑结构特征;图注意力支路为目标节点的邻居节点分配不同的注意力分数,从而确定重要的邻居节点;将图卷积支路和图注意力支路处理后的输出特征进行融合处理,得到融合特征;将融合特征输入改进的YOLOv8检测头模块,得到检测结果。本发明可以解决全局信息与局部信息利用不足,进而造成的小尺寸缺陷检测精度低的问题。
技术关键词
芯片表面缺陷 支路 注意力 多尺度特征 拓扑结构特征 切比雪夫 融合特征 节点特征 输出特征 多项式 矩阵 邻居 拉普拉斯 高斯核函数 双线性插值 节点依赖关系 位置映射 特征值