用于优化数字逻辑电路布局的方法、设备及存储介质

本申请提供一种用于优化数字逻辑电路布局的方法、设备及存储介质，通过确定数字逻辑电路的第一布局，第一布局中包括多个宏单元和多个标准单元，确定相邻的宏单元之间形成的沟道，基于数字逻辑电路的优化目标，根据标准单元和沟道的位置，确定标准单元的目标步长参数，优化目标包括线长目标、密度目标和时序目标中的至少一个，基于目标步长参数，调整标准单元，以优化数字逻辑电路的布局。通过本申请的方法，可以实现数字逻辑电路的自动布局优化，减少了沟道对布局优化的影响，更进一步地提升了芯片的性能。