一种芯片截面结构研磨中精确定位的无损方法

本发明提供了一种芯片截面结构研磨中精确定位的无损方法，属于半导体器件分析与制样技术领域，重点在于采用沉积镀膜方式，在待研磨芯片样品的目标研磨位置两侧对称设置凸起标识图标，实现芯片截面结构研磨中精确定位。本发明所述无损方法采用凸起膜层作为凸起标识图标，对目标电子线路全程无损，标识图标只使用一排大小渐变的图标，为研磨的工作人员实时提醒研磨进度，提高研磨效率，又快又准达到机械研磨的目标位置。