半导体器件和芯片

本公开的实施例提供一种半导体器件和芯片，涉及半导体技术领域，用于实现增强型和耗尽型的单片集成；该半导体器件包括衬底、沟道层、势垒层、栅极层、第一帽层和第二帽层；沟道层和势垒层层叠设置于衬底上，势垒层相比沟道层远离衬底；栅极层设于势垒层远离沟道层的一侧；栅极层包括间隔设置的第一栅极和第二栅极；第一帽层设于第一栅极与势垒层之间；第二帽层设于第二栅极与势垒层之间；其中，势垒层位于第一帽层与沟道层之间的厚度，小于，势垒层位于第二帽层与沟道层之间的厚度。上述半导体器件应用于芯片中。