一种基于编译层的多线程并行冗余容错方法

AITNT-国内领先的一站式人工智能新闻资讯网站
# 热门搜索 #
一种基于编译层的多线程并行冗余容错方法
申请号:CN202511103212
申请日期:2025-08-07
公开号:CN120994467A
公开日期:2025-11-21
类型:发明专利
摘要
本发明是一种基于编译层的多线程并行冗余容错方法。本发明涉及嵌入式处理器设计技术领域,本发明确定线程分工与SoR区域核心;封装SoR区域相关容错功能库,将核心容错功能封装为头文件,确保库文件包含与SoR区域强关联的工具函数;进行编译器与工具链适配;对源程序进行标注与自动识别;对ROSE编译器自动识别与补充;对SoR区域编译与双线程代码生成;双线程并行执行与检查点交互;进行冗余容错处理与流程续行。本发明不依赖于具体的硬件平台,有效避免了传统硬件冗余技术或依赖特定硬件架构的容错技术所存在的可移植性差的问题。
技术关键词
冗余容错方法 容错功能 嵌入式处理器设计技术 双线 检查点 对源程序 硬件冗余技术 变量 逻辑 多线程 核心 数据同步 生成哈希值 MD5算法 容错技术 自动标记